021-64886750

  • 实时目标机

    Simulink模型库

    Demo套件

info@yisuworld.com

网站首页    SG产品    可编程FPGA
image-20200329164402-1

可编程FPGA

许多应用需要在闭环速率小于1微秒的的情况下,实现高频信号的采集和产生、信号处理算法以及被控对象仿真和控制。Simulink可编程FPGA I/O模块采用Xilinx® FPGA芯片,提供低延迟连接和高频闭环采样时间。

可编程FPGA I/O模块是与MathWorks®紧密合作设计的,以确保与MathWorks产品的无缝集成,如Simulink Real-TimeSimscapeHDL Coder(用于自动生成HDL代码

可编程FPGA I/O模块可以与一系列FPGA代码模块相结合,实现I/O和协议功能,并可根据项目需求进行调整。

可编程FPGA模块间的通信可以通过高速千兆协议来实现,如Xilinx Aurora。

 

  可编程FPGA I/O模块选型指南  

为了实现非常高的闭环速率(高达几MHz),FPGA I/O模块包括自有I/O,以绕过相对较慢的PCI总线的限制。此自有I/O可以集成到模块中,也可以作为插件添加。下面的选型指南显示了各种可用的模拟、数字和光纤收发器。

I/O module

FPGA chip

Logic cells

Front I/O lines

Rear I/O lines

IO332

Xilinx Artix-7

200k

Selectable front plug-ins

64 LVCMOS or 32 LVDS
Selectable rear plug-ins
8 x MGT

IO333

Xilinx Kintex-7

325k or 410k

Selectable front plug-ins
2 x SFP

64 LVCMOS or 32 LVDS
Selectable rear plug-ins
8 x MGT

IO334

Xilinx Kintex-7

325k

16 x 16-bit analog in
16 x 16-bit analog out

64 LVCMOS or 32 LVDS
Selectable rear plug-ins
4 x MGT

IO335

Xilinx Kintex-7

325k

24 x 16-bit analog in

64 LVTTL or 32 LVDS
Selectable rear plug-ins
4 x MGT

IO342

Xilinx Kintex Ultrascale

1.45M

Selectable plug-ins

Selectable plug-ins

IO397

Xilinx Artix-7

50k

4 x 16 bit analog in, 4 x 16-bit analog out, 14 x TTL

Not applicable

 

 

  性能  

Speedgoat FPGA I/O模块和Simulink Real-Time™,配合用于生成C代码的Simulink Coder™和用于生成VHDL代码HDL Coder™,可以轻松利用FPGA技术的所有优势:

任务

Simulink Coder

HDL Coder

采集和生成高达10Gsps的高频模拟和数字信号

https://www.speedgoat.com/Portals/0/Images/tick.png

https://www.speedgoat.com/Portals/0/Images/tick.png

实现20-100kHz的闭环采样率,取决于模型的复杂性和I/O通道的数量

https://www.speedgoat.com/Portals/0/Images/tick.png

https://www.speedgoat.com/Portals/0/Images/tick.png

实现高于20-100kHz的闭环速率,取决于模型的复杂性和I/O通道的数量

 

https://www.speedgoat.com/Portals/0/Images/tick.png

FPGA上预处理或回放信号数据

 

https://www.speedgoat.com/Portals/0/Images/tick.png

基于FPGA I/O模块充分利用FPGA代码模块

https://www.speedgoat.com/Portals/0/Images/tick.png

https://www.speedgoat.com/Portals/0/Images/tick.png

浮点运算和定点实现(HDL coder可能存在一些限制,具体取决于应用程序和所使用的MATLAB版本)

https://www.speedgoat.com/Portals/0/Images/tick.png

https://www.speedgoat.com/Portals/0/Images/tick.png

将定制的HDL代码集成到Simulink设计中

 

https://www.speedgoat.com/Portals/0/Images/tick.png

记录数据到x86 RAMSSD或者FPGA I/O模块的外部RAM

https://www.speedgoat.com/Portals/0/Images/tick.png

https://www.speedgoat.com/Portals/0/Images/tick.png

以多个同步采样速率在多个CPU内核以及多个同步的目标主机上运行由Simulink设计的算法

https://www.speedgoat.com/Portals/0/Images/tick.png

 

以多个同步采样速率在多个CPU内核、多个CPU以及多个通过低延迟链路互连的FPGA上运行由Simulink设计的算法

https://www.speedgoat.com/Portals/0/Images/tick.png

https://www.speedgoat.com/Portals/0/Images/tick.png

在实时运行过程中观测参数和调整应用程序

https://www.speedgoat.com/Portals/0/Images/tick.png

https://www.speedgoat.com/Portals/0/Images/tick.png

 

 

 

浏览量:0

技术文档